令和元年度 秋期 システムアーキテクト試験 午前Ⅱ 問18
テクノロジハードウェアプロセッサ・性能計算
図はプロセッサによってフェッチされた命令の格納順序を表している。a に該当するプロセッサの構成要素はどれか。
図の説明テキスト
プロセッサによってフェッチされた命令の格納順序を表すブロック図。
- 左側に「主記憶」のブロックがある。
- 右側に「プロセッサ」という大きな枠があり、その内部に左から「a（空欄）」のブロックと「命令デコーダ」のブロックが並んでいる。
- 「主記憶」から「プロセッサ」内の「a」へ右向きの矢印が伸びている。
- 「a」から「命令デコーダ」へ右向きの矢印が伸びている。
解答・解説
正解: エ. 命令レジスタ
プロセッサが主記憶から命令を取り出す（フェッチする）と、その命令はまずプロセッサ内部の命令レジスタに格納されます。その後、命令レジスタから命令デコーダへと送られ、命令の内容が解読（デコード）されて実行に移されます。
図では「主記憶」から取り出された命令が「a」に格納され、次に「命令デコーダ」へ送られる流れになっているため、空欄 a には命令レジスタが入ります。したがって、正解はエです。
各選択肢の解説
- ア：アキュムレータ
演算装置（ALU）での演算結果や、演算対象となるデータを一時的に保持するためのレジスタです。フェッチした命令そのものを格納するものではありません。 - イ：データキャッシュ
プロセッサ内部や近くに配置され、主記憶にあるデータのうち使用頻度の高いものを一時的に蓄えておく高速な記憶装置です。命令ではなくデータを対象としています。 - ウ：プログラムレジスタ（プログラムカウンタ）
次に実行すべき命令が格納されている主記憶上のアドレスを保持するレジスタです。命令そのものを保持するわけではありません。 - エ：命令レジスタ
主記憶からフェッチされた命令そのものを一時的に保持し、命令デコーダへ引き渡すレジスタであり、正解です。