令和6年度 秋期 応用情報技術者試験 午前 問24
テクノロジセキュリティ技術
この問題は2024(R6)秋 応用情報技術者 午前に出題されたものです。出題時点の法令・制度に基づく内容のため、現行の内容と一致しない場合があります。
本ページの問題文・選択肢は、原本の体裁を Web 表示用に正規化しています（改行・記号・数式・図表参照の調整）。設問の趣旨および正解に影響する変更は加えていません。
マイクロプロセッサの耐タンパ性を向上させる手法として，適切なものはどれか。
解答・解説を読む
正解: 選択肢ウ
耐タンパ性（Tamper Resistance）とは、ハードウェアやソフトウェアの内部構造や機密データ（暗号鍵など）を、外部からの不当な解析、改ざん、読み取りから守る性質のことです。チップ内部を物理的に解析しようとした際に内部回路を破壊し、情報を読み取れなくする仕組みは、物理的な耐タンパ性を向上させる代表的な手法です。
各選択肢の解説
- ア：ESD（静電気放電）に対する耐性の強化は、静電気による電子部品の破壊を防ぐための対策であり、意図的な解析や改ざんを防ぐ耐タンパ性とは目的が異なります。
- イ：検査終了後に検査用パッドを残しておくと、第三者がそこからプローブ（探針）を当てて内部の信号を容易に読み取れるようになるため、耐タンパ性は低下します。通常は検査後にパッドを無効化します。
- ウ：正解。チップ内部を物理的に解析しようとすると内部回路が破壊されるようにすることは、機密情報を取り出させないための有効な耐タンパ技術です。
- エ：内部メモリを物理アドレスに合わせて整然と配置すると、メモリの構造やデータの配置が推測しやすくなり、解析が容易になってしまうため、耐タンパ性は低下します。スクランブル配置などを施すのが一般的です。