半加算器(はんかさんき)

下位の桁からの桁上がりを考慮せず、1桁の2進数2個を入力として加算し、その桁の和(S)と上位の桁への桁上がり(C)の2つを出力する組み合わせ論理回路。英語ではHalf Adderと表記し、回路図などではHAと略記される。

詳細解説

2つの入力ビットがともに1のとき、2進数の加算結果は2桁の10となるため、上位への桁上がり出力は1、その桁の和の出力は0になります。この入出力関係を論理ゲートで表すと、両方の入力が1のときだけ1になる桁上がりにはANDゲート(論理積)を用い、一方の入力だけが1のときに1になる和にはXORゲート(排他的論理和)を用います。和の回路にORゲート(論理和)を選んでしまう誤りが起きやすいため、入力が両方とも1のときに和が0になる点に着目して区別します。

複数桁の2進数を加算する場面では、最下位桁以外の計算に下位桁からの桁上がり入力を含めて3つのビットを足し合わせる全加算器(Full Adder)が必要です。全加算器は、1個目の半加算器で2つの入力ビットを足し、その和に2個目の半加算器で下位桁からの桁上がりを足し込み、2個の半加算器が出す桁上がりをORゲートでまとめることで構成できます。

半加算器が登場する過去問

  • 2024(R6)秋 午前II 問11図の全加算器において,Xに当てはまる論理ゲートとして,適切なものはどれか。 ここで,HAは半加算器,入力のC0は,下位の桁からの桁上がり信号

関連する分野

ハードウェア 論理回路

用語集の一覧へ