令和5年度 春期 ITストラテジスト試験 システムアーキテクト試験 ネットワークスペシャリスト試験 ITサービスマネージャ試験 情報処理安全確保支援士試験 午前Ⅰ 問題【共通】 問7

テクノロジハードウェア

この問題は2023(R5)春 高度試験共通 午前Iに出題されたものです。出題時点の法令・制度に基づく内容のため、現行の内容と一致しない場合があります。

本ページの問題文・選択肢は、原本の体裁を Web 表示用に正規化しています（改行・記号・数式・図表参照の調整）。設問の趣旨および正解に影響する変更は加えていません。

NAND素子を用いた次の組合せ回路の出力Zを表す式はどれか。ここで，論理式中の “・” は論理積，“＋” は論理和，“X‾\overline{X}” はXの否定を表す。

組合せ回路の図
図の説明テキスト

NAND素子を3つ組み合わせた論理回路図。入力Xと入力Yがある。

  • 入力Xは2つに分岐し、1つ目のNAND素子の2つの入力端子に接続される。
  • 入力Yは2つに分岐し、2つ目のNAND素子の2つの入力端子に接続される。
  • 1つ目と2つ目のNAND素子の出力が、それぞれ3つ目のNAND素子の入力端子に接続される。
  • 3つ目のNAND素子の出力がZとなる。

解答・解説を読む

正解: 選択肢イ

NAND素子（否定論理積）は、入力の論理積（AND）の否定（NOT）を出力する論理回路です。
本問の組合せ回路の出力Zが正解のイ（X+YX + Y）となることから、回路は以下のような構成になっていると推測されます。

  1. 入力 XX と YY をそれぞれNAND素子に入力し、否定（NOT）を生成します。
    • X⋅X‾=X‾\overline{X \cdot X} = \overline{X}
    • Y⋅Y‾=Y‾\overline{Y \cdot Y} = \overline{Y}
  2. この2つの出力をさらに別のNAND素子に入力します。
    • 出力 Z=X‾⋅Y‾‾Z = \overline{\overline{X} \cdot \overline{Y}}

ここで、ド・モルガンの法則（A⋅B‾=A‾+B‾\overline{A \cdot B} = \overline{A} + \overline{B}）を用いると、式を以下のように変形できます。
Z=X‾‾+Y‾‾Z = \overline{\overline{X}} + \overline{\overline{Y}}
二重否定は元の値に戻るため、
Z=X+YZ = X + Y
となります。したがって、この回路は OR（論理和）回路 を表しています。

各選択肢の解説

  • ア：X⋅YX \cdot Y は AND（論理積） を表します。NAND素子の出力にもう一度NOTを接続した構成などで実現されます。
  • イ：X+YX + Y は OR（論理和） を表します。本問の正解です。
  • ウ：X⋅Y‾\overline{X \cdot Y} は NAND（否定論理積） を表します。
  • エ：X+Y‾\overline{X + Y} は NOR（否定論理和） を表します。OR回路の出力にさらにNOTを接続した構成などで実現されます。