令和6年度 秋期 応用情報技術者試験 午前 問8
テクノロジハードウェア
この問題は2024(R6)秋 応用情報技術者 午前に出題されたものです。出題時点の法令・制度に基づく内容のため、現行の内容と一致しない場合があります。
本ページの問題文・選択肢は、原本の体裁を Web 表示用に正規化しています（改行・記号・数式・図表参照の調整）。設問の趣旨および正解に影響する変更は加えていません。
RISCプロセッサの5段パイプラインの命令実行制御の順序はどれか。ここで，このパイプラインのステージは次の五つとする。
- ① 書込み
- ② 実行とアドレス生成
- ③ 命令デコードとレジスタファイル読出し
- ④ 命令フェッチ
- ⑤ メモリアクセス
解答・解説を読む
正解: 選択肢ウ
RISCプロセッサの基本的な5段パイプラインは、命令を高速に処理するために以下の順序でステージを実行します。
- 命令フェッチ (④): メモリから次に実行する命令を読み出します。
- 命令デコードとレジスタファイル読出し (③): 読み出した命令を解読（デコード）し、必要なデータをレジスタから取得します。
- 実行とアドレス生成 (②): ALU（算術論理演算器）を用いて演算を行ったり、メモリアクセスのためのアドレスを計算したりします。
- メモリアクセス (⑤): 計算されたアドレスを用いて、データメモリへの読み書きを行います。
- 書込み (①): 演算結果やメモリから読み出したデータをレジスタに書き戻します（ライトバック）。
したがって、正しい順序は「④ → ③ → ② → ⑤ → ①」となります。
各選択肢の解説
- ア: 最初のステージが③（命令デコード）になっているため誤りです。命令はフェッチする前にデコードすることはできません。
- イ: 最初が③（命令デコード）であり、命令フェッチ（④）が後半に来ているため誤りです。
- ウ: 正解です。パイプラインの5つのステージが正しい順序で並んでいます。
- エ: 命令フェッチ（④）の直後にメモリアクセス（⑤）が来ており、デコードや実行の順序が破綻しているため誤りです。